近年來在手持式電子產品和無線手持設備CSP的應用帶動下,半導體產業的CSP技術發展步伐正在加快。隨著IC特徵尺寸減小,矽晶圓尺寸增加,高密度封裝技術已發展速度加快,每個晶片的成本降低而性能增強。為了實現這一目標,每單位體積更大的小型和便攜式電子組件,晶圓級晶片尺寸構裝(Wafer level chip scale package,簡稱WLCSP)的功能,已成為電子半導體業的重要構裝技術。
本次特別邀請謝明哲博士將簡介WLCSP的製程利用ANSYS模擬分析探討各種WLCSP結構的應力分布。同時,也將討論WLCSP在board level可靠度實驗下的特性,並與模擬做比對,探討其錫球可靠度壽命。虎門科技的技術副理許周叡先生也將介紹精密PCB板銅線以ANSYS Machanical帶入等效性的電路分佈來模擬分析PCB的熱應力和熱翹曲等實際範例分享。
■ 講師簡介
謝明哲 博士
現任:星科金朋股份有限公司產品技術 副處長
學歷:國立成功大學航空太空工程研究所 博士
經歷:
• |
2004.05-2005.04:美國普度大學訪問學者
|
• |
2005.10-2011.02:工研院電子與光電所工程師
|
• |
2011.02-2011.09:Technical Manager at R&D, Flip Chip Engineering, STATS ChipPAC Taiwan, Co., Ltd.
|
• |
2011.10-2014.04 : Dept. Manager at R&D-Lab, Wafer Level Packaging, STATS ChipPAC Taiwan, Co., Ltd. |
|